Если на вход select chip атмеловской flash-памяти мы даем высокий уровень, то в каком состояниии находятся выводы ISP у памяти (0, 1, Z) ?

Не будет ли конфликта уровней с программатором?



А если повесить два МК на один шлейф ISP? (+ память до кучи)

Т.е. MOSI, MISO, SCK параллельно, на этот же шлейф память. Один МК - мастер.

Мастер управляет всеми через провода select chip (у мк программно задействуем ножку)

Все должно вроде работать.

Но теперь я хочу еще и внутрисхемно прошивать любой МК через эту шину.





Мысля по этому поводу:

Программатор подключаем к разьему с общими проводами в шлейфе MOSI, MISO, SCK и разными Reset, Res каждый для своего МК тянем.

От всех Reset-ов по лог.функции И объединяем сигнал. Выход используем для принудительного запрета всех сигналов select chip через элемент 2И-НЕ (по кол-ву чипов). Получаем Что если хотя бы на одном входе Reset действует активный низкий уровень, то все входы чипов select chip получат высокий уровень. Все по логике вещей должны вести себя тихо и не дергать линии MOSI, MISO, SCK. Естественно у программируемого чипа вход select chip работать не будет (он ведь программный будет) и он будет общаться с мастером (программатор).





Че скажите работать должно?

Кто-недь делал что-то подобное?
Раздел: Песочница или Вопрос-Ответ