Вопрос по сдвиговому регистру: имеется микросхемка 74hc165, которую я тактирую контроллером (Atmega64) на частоте 16МГц в обработчике прерывания таймера по совпадению.:
ISR (TIMER1_COMPA_vect)
{
for (int i=0; i<8; i++) //цикл из 8 клоков
{
PORTF&=~(1<<1); //CLK down
//если на выходе регистра что то есть, то делаем то-то...
PORTF|=(1<<1); //CLK up
}
PORTF&=~(1<<1); //SH/LD down защёлкиваем данные
PORTF|=(1<<1); // SH/LD up
}
Тактирование сдвигового регистра получается на частоте 8МГц, успеет ли тактируемый регистр "сообразить", что на его CLK приходят импульсы с такой частотой?
Раздел: AVR
ISR (TIMER1_COMPA_vect)
{
for (int i=0; i<8; i++) //цикл из 8 клоков
{
PORTF&=~(1<<1); //CLK down
//если на выходе регистра что то есть, то делаем то-то...
PORTF|=(1<<1); //CLK up
}
PORTF&=~(1<<1); //SH/LD down защёлкиваем данные
PORTF|=(1<<1); // SH/LD up
}
Тактирование сдвигового регистра получается на частоте 8МГц, успеет ли тактируемый регистр "сообразить", что на его CLK приходят импульсы с такой частотой?
Раздел: AVR